Linux下C编程的学习_1
0x0:为什么写这个系列的文章
0x1:准备工作
0x2:测试代码的编写
我们以一个实例来说明如何使用 gcc 编译器。
<span style="font-size:18px;">int main(int argc,char **argv) { printf("Hello Linux\n"); }</span>
gcc 编译器有许多选项,一般来说我们只要知道其中的几个就够了。
知道了这三个选项,我们就可以编译我们自己所写的简单的源程序了,如果你想要知道更多的选项,可以查看 gcc 的帮助文档,那里有着许多对其它选项的详细说明。
0x3:Makefile文件的编写
main:main.o mytool1.o mytool2.o
gcc -o main main.o mytool1.o mytool2.o
main.o:main.c mytool1.h mytool2.h
gcc -c main.c
mytool1.o:mytool1.c mytool1.h
gcc -c mytool1.c
mytool2.o:mytool2.c mytool2.h
gcc -c mytool2.c
有了这个 Makefile 文件,不过我们什么时候修改了源程序当中的什么文件,我们只要执行make 命令,我们的编译器都只会去编译和我们修改的文件有关的文件,其它的文件她连理都不想去理的。
下面我们学习 Makefile 是如何编写的。
在 Makefile 中也#开始的行都是注释行.Makefile 中最重要的是描述文件的依赖关系的说明.一般的格式是:
target: components
TAB rule
第一行表示的是依赖关系.第二行是规则.
比如说我们上面的那个 Makefile 文件的第二行main:main.o mytool1.o mytool2.o
表示我们的目标(target)main 的依赖对象(components)是 main.o mytool1.o mytool2.o 当倚赖的对象在目标修改后修改的话,就要去执行规则一行所指定的命令.就象我们的上面那个 Makefile 第三行所说的一样要执行
注意规则一行中的 TAB 表示那里是一个 TAB 键
Makefile 有三个非常有用的变量.分别是$@,$^,$<代表的意义分别是:
$@--目标文件,$^--所有的依赖文件,$<--第一个依赖文件.
如果我们使用上面三个变量,那么我们可以简化我们的 Makefile 文件为:
# 这是简化后的 Makefile
main:main.o mytool1.o mytool2.o
gcc -o $@ $^
main.o:main.c mytool1.h mytool2.h
gcc -c $<
mytool1.o:mytool1.c mytool1.h
gcc -c $<
mytool2.o:mytool2.c mytool2.h
gcc -c $<
经过简化后我们的 Makefile 是简单了一点,不过人们有时候还想简单一点.这里我们学习一个 Makefile 的缺省规则
..c.o:
gcc -c $<
这个规则表示所有的 .o 文件都是依赖与相应的.c 文件的.例如 mytool.o 依赖于 mytool.c
这样 Makefile 还可以变为:
# 这是再一次简化后的 Makefile
main:main.o mytool1.o mytool2.o
gcc -o $@ $^
..c.o:
gcc -c $<
好了,我们的 Makefile 也差不多了,如果想知道更多的关于 Makefile 规则可以查看相应的文档。
郑重声明:本站内容如果来自互联网及其他传播媒体,其版权均属原媒体及文章作者所有。转载目的在于传递更多信息及用于网络分享,并不代表本站赞同其观点和对其真实性负责,也不构成任何其他建议。